CLIPPEDIMAGE= JP401037124A

PAT-NO: JP401037124A

DOCUMENT-IDENTIFIER: JP 01037124 A

TITLE: PULSE WIDTH MODULATING SIGNAL GENERATOR

PUBN-DATE: February 7, 1989

INVENTOR-INFORMATION:

NAME KUBO, KENJI WATANABE, MASAHIKO OMAE, TSUTOMU HANEI, HIROYUKI

ASSIGNEE-INFORMATION:

NAME HITACHI LTD COUNTRY

N/A

APPL-NO: JP62192570

APPL-DATE: August 3, 1987

INT-CL_(IPC): H03M001/82; H03K007/10

US-CL-CURRENT: 375/238,375/238

ABSTRACT:

PURPOSE: To generate a PWM signal of high resolution without

using a high

frequency clock neither a long bit length counter by subjecting

the resolution

of a PWM signal generating means of low resolution to pulse

width modulation

furthermore in the period of PWM command data generation.

07/09/2002. EAST Version: 1.03.0002

CONSTITUTION: The clock pulse from a clock pulse generator 1 is counted by a counter 2, and the counted value of the counter 2 and PWM command data D<SB>1</SB> are compared with each other by a digital comparator 3. Output pulses of the counter 2 are counted by a counter 4, and the counted value of the counter 4 and PWM command data D<SB>2</SB> are compared with each other by a digital comparator 5. Outputs of these digital comparators 3 and 5 are processed by a NOR gate 7 and a D type flip flop 6, and a PWM signal where the resolution of the PWM signal outputted from the digital comparator 3 is enhanced is outputted.

COPYRIGHT: (C)1989,JPO&Japio

07/09/2002, EAST Version: 1.03.0002

19 日本国特許庁(JP)

⑩特許出願公開

[®] 公開特許公報(A)

昭64-37124

⑤Int Cl.*

識別記号

庁内整理番号

49公開 昭和64年(1989)2月7日

H 03 M 1/82 H 03 K 7/10 6832-5 J 7328-5 J

審査請求 未請求 発明の数 1 (全8頁)

図発明の名称 パルス幅変調信号発生装置

②特 願 昭62-192570

カ

②出 願 昭62(1987)8月3日

砂発 明 者 久 保 謙二

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑰発明者,渡辺 正彦

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

伽発 明 者 大 前

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑩発 明 者 羽 根 井 博 幸

千葉県習志野市東習志野7丁目1番1号 株式会社日立製

作所習志野工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

份代 理 人 弁理士 武 顕次郎

外1名

明細・白

- 発明の名称 パルス幅変調信号発生装置
- 2. 特許請求の範囲
 - 1.第1のパルス幅変調指令データに対応したパルス幅比を持つ第1のパルス幅変調信号を発生する第1のパルス幅変調信号を発生手段のパルス幅変調信号を第2のパルス幅変調信号を発生する第1のパルス幅変調信号を発生する前記第1のパルス幅変調信号のパルス幅変調信号に応じて、前記第1のパルス幅変調信号のパルス幅変調信号のパルス幅変調信号のパルス幅変調信号発生装置。
 - 2. 前記第2のパルス幅変調信号の周期を、パルス幅変調指令データの指令周期と同期させることを特徴とする特許請求の範囲第1項記載のパルス幅変調信号発生装置。
- 3. 発明の詳細な説明 (産業上の利用分野)

本発明は、デイジタルデータをパルス幅変調 (Pulse Width Moduration、以下PWMという) 信号に変換する装置に係り、特に、簡単な回路構成で高分解能のPWM信号を得ることを可能としたパルス幅変調信号発生装置に関する。 (従来の技術)

このようなPWM回路としては、高分解能のク

特開昭64-37124 (2)

ロックパルスをカウンタで計数し、その計数値と 制御出力データとをディジタル比較器で比較する ことにより、パルス幅を決定する方法が用いられ る。このとき、クロックパルスの周波数をfcx、 制御出力データの分解を1/Nc、PWM信号 の周波数をfcと

と、該第1のPWM信号発生手段のPWM信号の発生周期より長い周期でPWMを行う第2のPWM信号発生手段とを備え、この第2のPWM信号に応じて第1のPWM信号のパルス幅比を、第2のPWM信号発生手段からの第2のPWM信号の分解能だけ変化させるようにすることにより達成される。

(作用)

にも上限がある。

第1のPWM信号発生手段は、PWM指令データの分解能より低い分解能で量子化された第1のPWM信号を発生する。これに対し、第2のPWM信号発生手段は、量子化データの剩余を第1のPWM信号発生手段の第1のPWM信号の周期の数倍の周期でPWM変調する。この第2のPWM信号発生手段による第2のPWM信号は、1量子化単位を更に高分解能化するための制御信号として利用される。第1のPWM信号発生手段の第2のPWM信号発生手段の第2のPWM信号を生手段の第2のPWM信号に基づいて、そのパルス幅が最小単位だけ変化せしめられる。これにより、

クロックパルスの周波数(cxを高くすることなく、PWM信号による制御出力データの高分解能化を図るための従来技術として、例えば、特別昭60-190029号公報等に記載された技術が知られている。この種従来技術は、分解能の異なるPWM回路を組合わせて使用することにより、等価的に高分解能のPWM信号による制御出力データを得るものである。

(発明が解決しようとする問題点)

前記従来技術は、クロックパルスの周波数「cal を高くすることなく、PWM信号の分解能を高く することができるという利点を有するが、2つの PWM回路を組合わせて用いるため、回路構成が 複雑となるという問題点があつた。

本発明の目的は、簡単で安価な回路構成で高分解能のPWM信号を発生することが可能なパルス 幅変調信号発生装置を提供することにある。

(問題点を解決するための手段)

本発明によれば、前記目的は、所望の周波数のPWM信号を発生する第1のPWM信号発生手段

第2のPWM信号発生手段からの第2のPWM信号のPWM信号の1周期の平均として見ると、PWM信号の等価的なパルス幅比は、前述の2つのPWM信号の発生するPWM信号の分解能の段として制御されることになり、高い分解能のPWM信号の開助は、この場合、PWM信号の周期であり、この第1のPWM信号発生手段による周期であり、この第1のPWM信号発生手段による第1のPWM信号は、低分解能でよいため、クロックパルスを高周波化することなく、高い分解能のPWM信号を発生することができる。

(実施例)

以下、本発明によるパルス幅変調信号発生装置 の一実施例を図面により詳細に説明する。

第1図は本発明の一実施例の構成図、第2図はその動作を説明する波形図である。第1図において、1はクロツクバルス発生器、2、4はカウンタ、3、5はディジタル比較器、6はD型フリップフロップ、7はNORゲートである。

本発明によるパルス幅変調信号発生装置の一実

特開昭64-37124(3)

施例は、第1図に示すように、クロツクパルス発 生器1と、該クロツクパルス発生器1からのクロ ックパルスを一定周期で計数するカウンタ2と、 該カウンタ2の計数値と設定される第1のPWM 指令データD, とを比較するデイジタル比較器 3 とより成る第1のPWM信号発生手段、カウンタ 2の出力パルスを計数し所定の周期毎にその計数 値がリセツトされるカウンタ4と、該カウンタ4 の計数値と設定される第2のPWM指令データDa とを比較するデイジタル比較器5とより成る第2 のPWM信号発生手段、第1のPWM信号発生手 段から出力されるPWM信号に対し、クロツクパ ルス〕周期分の遅延を挿入するD型フリツブフロ ップ、及び遅延挿入の有無を、第2のPWM信号 発生手段から出力される第2のPWM信号によつ て制御するNORゲート7により構成される。

次に、第1図に示すパルス幅変調信号発生装置 の動作を第2図(A)~第2図(F)に示す動作 波形図を参照して説明する。

カウンタ2は、クロツクパルス発生器1からの

第2図(A)に示すようなクロックバルスCLKを計数する。その計数値C」は、第2図(B)に示すように変化する。カウンタ2の計数周期T」は、図示パルス幅変調信号発生装置からのPWM信号によつて制御される被制御装置に必要とされるPWM信号の発生周期に設定される。いま、カウンタ2が、クロックバルスCLKを0からN。
-1まで計数したとき、カウンタ2の計数周期Tiになるとすれば、これらとクロックパルス周期Tiになるとすれば、これらとクロックパルス周期Tiになるとすれば、これらとクロックパルス周期Tim

T = N - T cx -----(

ディジタル比較器3は、このカウンタ2の計数値C」と第1のPWM指令デークD」とを比較し、第2図(C)に示すような第1のPWM信号S」の周波数 C」は、カウンタ2の計数周波数1/T」と等しく、その分解能は、1/N」である。この第1のPWM信号S」の分解能は、必要とされる分解能より低い分解能でよく、第1のPWM指令データのD」は、必要とする分解能を有する指令データの

例えば上位複数ピツトが用いられる。

一方、カウンタ 4 は、カウンタ 2 の 1 周期毎のパルスを計数し、その計数値 C 。は、第 2 図(D)に示すように変化する。カウンタ 4 の計数周期 T 。は、 P W M 指令データの変更タイミング 周期に設定される。カウンタ 4 が、その計数値を 0 から N 。 一 1 まで変化したとき、カウンタ 4 の計数周期 T 。 は、 になるとすれば、計数周期 T 。 は、

TェN・T・I = N・N・T・I・M・・T・I・M・・C2)と表わされる。ディジタル比較器 5 は、このカウンタ 4 の計数値 Cェ と第 2 の P W M 指令データ D を比較し、第 2 図(B)に示すような第 2 の P W M 信号 Sェ を発生する。この第 2 の P W M 信号 Sェは、周期Tェの期間の平均として 1 / Nェの分解能を有し、第 1 の P W M 信号 S・の周の取りにおける等価的な分解能を向上させるための制御信号として用いられる。この場合の解2 の P W M 指令データ D・は、必要とする分解能を有する指令データの例えば下位の複数ピットが用いられる。すなわち、第 1 図に示す P W M 信号発

に与えられるトータル的な高分解能のPWM指令データは、必要とする分解能より低い、予め設定された分解能のPWM信号を与えるための第1のPWM指令データD. と、この第1のPWM指令データD. によつて得られる第1のPWM信号を高分解能化するための剰余データとしての第2のPWM指令データD. とに分離されて、ディジタル比較器3.5に与えられる。

D型フリップフロップをは、周波数(「の第1のPWM信号S」の立下り時点を1クロックがルス周期Tcxだけ遅延させるために用いられる。1型フリップフロップ6のD協子に入力される第1のPWM信号S」が、1でレベルス周期後、Q協子の信号と、が、1でレベルスのようのPWM信号S」が、1でレベルなか、第1のPWM信号S」が、1でレベルとは、Q協子の合うS」は、D型フリップのP端子にも接続されている。

特開昭64-37124(4)

第1のPWM信号S、の立下り時点を1クロツ クパルス周期だけ遅延させるため、NORゲート 1とD型フリップフロップ6のC端子を用い、1 クロツクパルス遅延の制御を第2のPWM信号S: で行うことにより、第1のPWM信号S、の分解 能は、第2のPWM信号Sェの周期でさらに高分 解能化される。いま、第2のPWM信号S。の出 力が"1"のとき、NORゲート7の出力は"0" となり、D型フリップフロップ6のC端子のクリ ア機能が働かず、第1のPWM信号S。は、その 立下りが1クロツク遅延されてD型フリップフロ ツア6のQ端子より出力される。一方、第2のP WM信号S: の出力が °0 °のとき、第1のPW M信号S, が"O"となれば、NORゲート7の 出力は、直ちに"1°となつて、D型フリップフ ロップ6のC端子のクリア機能が働くため、第1 のPWM信号Sには、その立下りが1クロツク遅 延されることなく、そのままD型フリツプフロツ プ6のQ端子より出力される。このように、第2 のPWM信号S。の信号により、第1のPWM信

号S.のパルス幅を1クロックパルス周期だけ変調することにより、周期下。の平均として、第1のPWM信号S.の分解能を更に1/N.だけ高分解能化することが可能である。この高分解能化されたPWM信号S。は、D型フリップフロップ6のQ端子から第2図(P)に示すように得られる

いま、第1のPWM信号S.の分解能を1/N.、第2のPWM信号S.の分解能を1/N.とすると、最終的に得られるPWM信号S.の分解能1/N。は、次式で表わされる。

1 / N c = 1 / (N₁ · N₂) (3) また、このPWM信号S₃ の周波数 f₃ は、第1のPWM信号の周波数 f₄ に等しい。例えば、N₁ = 256、f₄ = 20 KHz、第2のPWM信号の周期T₂ = 1 m₃とすると、クロックパルス周波数 f₅ は、

f cx = N 1・f 1 = 5 M H z となり、また、第 2 の P W M 信号の分解能 1 / N 2 は、

1/N:-T:/T:=1/20 となる。周期T:(-1ms) の期間のPWM信号S: の平均的な分解能1/Ncは、

前述したように、第1図、第2図により説明した本発明の実施例によれば、高い周波数のクロツ

クパルスを用いなくても、比較的高い周波数のPWM信号を高分解能に制御できるので、モータ等のデイジタル制御における速度指令回路、電流指令回路等を安価な回路で実現でき、その回路構成も低分解能のカウンタを組合わせて実現でき、回路構成を簡略化できる。

第3図は本発明の第2の実施例の構成図、第4図はその動作を説明する波形図である。第3図において、8はマイクロプロセツサ、3はダウンカウンタ、10はフリップフロップであり、他の符号は第1図の場合と同一である。

第3図に示す第2の実施例は、第1図に示すカウンタ4に代り、ダウンカウンタ9が備えられた点、及びマイクロプロセツサ8、フリップフロップ10が追加された点で、第1図に示す実施例の構成と相違するが、その他の構成は同一である。

マイクロプロセツサ8は、第4図(A)に示す 周期で、の制御演算周期を持ち、この制御演算周 期のタイミング毎に、第1図の実施例の場合と同 一の第1及び第2のPWM指令信号D,,D, を発

特開昭64-37124 (5)

生する。第1の指令信号により第1のPWM信号S。を発生するクロツクパルス発生器1、カウンタ2、ディジタル比較器3より成る第1のPWM信号発生手段は、第1図の場合と全く同様に動作する。このときのカウンタ2の動作と第1のPWM信号S。が第4図(B)、(C)に示されており、これは、第2図(B)、(C)の場合と同である。

ダウンカウンタ9には、マイクロプロセッサ8から制御演算周期毎に第2のPWM指令データの後かプリセットされ、ダウンカウンタ9は、された指カウンタ2の計数周期毎に、プリセットがイフロックを行い、アンダーの計数のは、アンダーのがよりの計数のの様子が第4図(マイトロックのかっかがある。)にクロップでは、マッサ8の制御ののボロー信号により、アンカウンタ9からのボローに優していた。のPWM指令データD。に基づいた第2のPWM指令データD。に基づいた第2のPWM指令データD。に基づいた第2のPWM指令アータロ・に基づいた第2のPWM指令アータロ・に基づいた第2のPWM

W M 信号 S 』 を第 4 図 (E) に示すように出力する。 すなわち、第 3 図に示す本発明の第 2 の実施例は、ダウンカウンタ 9 とフリツブフロツブ 1 0 とにより第 2 の P W M 信号発生手段が構成されている。

D型フリップフロップ6とNORゲート7とによる回路が、第2のPWM信号S』に基づいて、第1のPWM信号S」に対し、1クロックパルスの遅延を与える制御を実行し、第1のPWM信号S」を出力することは、第1図により説明した場合と全く同様であり、その出力のPWM信号S」が第4図(F)に示されている。

この第2の実施例は、第4図の動作波形から明らかなように、第2のPWM信号Sェの周期Tェと、マイクロプロセツサ8のPWM指令周期、すなわち制御演算周期T。とが一致しており、この1 演算周期内の第1のPWM信号Sェを、第2のPWM信号Sェでパルス幅変調することにより、この1 演算周期内で平均的に高分解能化したPW

M信号S。を得ることができる。このときのPW M信号S。の分解能1/N。は、第1の実施例の 場合と同様に、

 $1/N_c = 1/(N_i \cdot N_z)$

である。ここで、1/N」は第1のPWM信号の分解能、1/N」は制御演算周期T。内の第1のPWM信号数の逆数、すなわち、第2のPWM信号S」の分解能である。また、第1のPWM信号S」の周期をT」とすれば、

 $1/N_2 = T_1/T_c$

となる。従つて、例えば、 $T_c = les$ 、 $f_1 = 1/T_1 = 20KHz$ とすれば、 $N_z = 20$ となる。第3図に示す本発明の実施例は、第l図に示す実施例の場合と同様に、第lのPWM信号 S_t の周期 T_c ($=T_z$)の期間における平均的な分解能を更に20倍とすることができる。

前述した本発明の第2の実施例によれば、第2のPWM信号S:の周期をマイクロプロセッサ8のPWM指令データ発生周期T。に同期させることができるので、第2のPWM信号S:の周期T:

をPWM指令データ発生周期T。まで長くすることができ、これにより、N: =T。/T。の値を 大きくすることができるので、PWM信号S。を より高分解能の信号にすることができる。

第5図は本発明の第3の実施例を示す構成図、 第6図はその動作を説明する波形図である。第5 図における符号は、第3図の場合と同一である。

第5図に示す本発明の第3の実施例は、ダウンカウンク9のボロー信号をマイクロプロセッサ8に対する割込信号として用いるものであり、第3図に示すD型フリップフロップ6、NORゲート7及びフリップフロップ10の機能をマイクロプロセッサ8に行わせるように構成されている。第6図(A),(B),(C),(F)に示す動作波形と同一であり、第6図(D)に示す割込信号INTは、ダウンカウンタ9がアンダーフローしたときのボロー信号である。

この実施例におけるマイクロプロセツサ 8 は、 ダウンカウンタ 9 のボロー信号による割込信号 I

特開昭64-37124 (6)

NTにより、第1のPWM信号に対する第1の指令データD:を変化させて設定することにより、前述した第1. 第2の実施例において、ハードウエアにより行つていた、第1のPWM信号の立下り時の1クロックパルスの遅延制御を、ソフトウエア処理で実行するものである。

ことにより、高い間波数のクロツクバルスや長い ピット長のカウンタを用いることなく、高い間波 数で高分解能のPWM信号を発生することが可能 となる。このため、本発明によれば、モータ等の ディジタルサーボ系におけるデータ指令の路の うに、フォトカブラ等を用いた絶縁を行うために PWM信号による指令が不可欠な応用技術では、 特に適した装置を提供することができる。また、 本発明は、回路構成が簡単であるため、ロボット のサーボ系等のような多軸のサーボアンプに対す

4. 図面の簡単な説明

第1図は本発明の一実施例の構成図、第2図はその動作を説明する波形図、第3図は本発明の第2の実施例の構成図、第4図はその動作を説明する波形図、第5図は本発明の第3の実施例の構成図、第6図はその動作を説明する波形図である。

る速度や電流指令回路としても適している。

1 ……クロツクパルス発生器、2. 4 ……カウンタ、3. 5 ……ディジタル比較器、6 …… D型フリツプフロツブ、7 …… NORゲート、8 ……

ると、第1のPWM指令信号を最初の設定値から 1だけ滅算した値、すなわちD」として再設定す る。これにより、ディジタル比較器3は、マイク ロプロセツサ8の制御演算周期すなわち指令周期 T。内で高分解能化されたPWM信号S。を直接 出力する。

前述した本発明の第3の実施例によれば、遅延 回路をハードウエアで排成する必要がなく、より 簡単な回路構成で、高分解能のPWM信号を発生 することができる。

前述の第1~第3の本発明の実施例は、PWM 信号発生回路をデイジタル比較器により構成しているが、本発明におけるPWM信号発生回路は、このような回路構成に限定される必要はなく、例えば、カウンタを用いた構成のもの等、どのような回路構成のものであつてもよい。

(発明の効果)


以上説明したように、本発明によれば、比較的 低分解能のPWM信号発生手段の分解能を、PW M指令データ発生周期内で更にパルス幅変調する

マイクロプロセツサ、9 -----ダウンカウンタ、10 -----フリツブフロツア。

代理人 弁理士 武 額次郎 (外1名)





特開昭64-37124 (ア)




- 1 クロックバルス発生器
- 2 カウンタ 3 デッジタル 比較器

- 4 カウンタ 5 元ジタル比較器 6 D型フリープフロップ 7 NOR ゲート







特開昭64-37124 (8)

